Intel prezentuje swoją nową architekturę połączeń dla Xeon Skylake

W maju ubiegłego roku ogłoszono nową rodzinę procesorów Intel Xeon opartych na mikroarchitekturze Skylake-SP. Te układy nadal będą potrzebowały czasu na wejście na rynek, ale już pokazano jedną z ich kluczowych technologii, nową architekturę połączeń między jej elementami, które Został zaprojektowany z myślą o wysokiej przepustowości przy niskim opóźnieniu i doskonałej skalowalności.

Nowa magistrala połączeń w Skylake-SP

Akhilesh Kimar, architekt projektu Skylake-SP, potwierdza, że projektowanie procesorów wieloukładowych wydaje się prostym zadaniem, ale jest bardzo skomplikowane ze względu na potrzebę osiągnięcia bardzo wydajnego połączenia wszystkich jego elementów. To połączenie musi umożliwiać rdzeniom, interfejsowi pamięci i podsystemowi we / wy komunikowanie się w bardzo szybki i wydajny sposób, aby ruch danych nie zmniejszał wydajności.

W poprzednich generacjach Xeon Intel używał pierścieniowego interkonektu, aby połączyć wszystkie elementy procesora razem, zwiększając znacznie liczbę rdzeni, ta konstrukcja przestała być wydajna z powodu ograniczeń, takich jak konieczność przejścia dane dla „długiej drogi”. Nowa konstrukcja, która zadebiutowała w nowej generacji procesorów Xeon, zapewnia znacznie więcej sposobów na znacznie wydajniejsze przesyłanie danych.

Nowa magistrala interkonektu Intel sprawia, że wszystkie elementy procesora są uporządkowane w rzędach i kolumnach, zapewniając bezpośrednie ścieżki między wszystkimi częściami procesora wieloukładowego, a zatem umożliwia bardzo wydajną i szybką komunikację, czyli osiąga wysoka przepustowość i niskie opóźnienia. Ta konstrukcja ma również tę zaletę, że jest wysoce modułowa, dzięki czemu można łatwo tworzyć bardzo duże układy z dużą liczbą elementów bez uszczerbku dla komunikacji między nimi.

Źródło: hothardware