Intel ogłasza nowe kaskadowe jezioro Xeon z maksymalnie 48 rdzeniami

Intel ogłosił kolejną rodzinę procesorów Xeon Cascade Lake, które planuje wprowadzić na rynek w pierwszej połowie przyszłego roku. Nowe części stanowią znaczną poprawę, z maksymalnie 48 rdzeniami i 12 kanałami pamięci DDR4 na gniazdo, obsługującymi do dwóch gniazd.

Intel Xeon Cascade Lake będzie miał niemonolityczny wygląd

Te procesory Cascade Lake oferują wyższy poziom wydajności niż skalowalne procesory Xeon (SP). Dzisiejsze układy Xeon SP wykorzystują monolityczną matrycę z maksymalnie 28 rdzeniami i 56 wątkami. Zamiast tego Cascade Lake AP będzie procesorem wieloukładowym z wieloma matrycami w jednym pakiecie. AMD stosuje podobne podejście do swoich porównywalnych produktów, a procesory EPYC wykorzystują cztery matryce w każdym pakiecie.

Zalecamy przeczytanie naszego artykułu na temat AMD. Może on rozwiązać problemy z pamięcią w EPYC Rome za pomocą interposer

Przejście na konstrukcję opartą na wielu układach jest prawdopodobne, ponieważ w miarę jak tablice stają się coraz większe, częściej zawierają defekt. Używanie kilku mniejszych matryc pomaga zapobiegać tym defektom. Ponieważ proces produkcyjny Intel 10 nm wciąż nie jest wystarczający do produkcji na rynku masowym, nowe Xeony będą nadal korzystać z wersji 14 nm firmy. Ogromna liczba kanałów pamięci będzie wymagała ogromnego gniazda, które jest obecnie uważane za złącze 5903 pin.

W szczególności Intel podaje tylko jedną liczbę rdzeni dla tych procesorów, zamiast zwykłej kombinacji liczby rdzeni i wątków. Nie jest jasne, czy oznacza to, że nowe procesory nie będą miały HT, czy też firma woli zaakcentować fizyczne rdzenie i uniknąć pewnych problemów związanych z bezpieczeństwem, które HT może przedstawiać w niektórych scenariuszach użytkowania.

Ogólnie firma twierdzi, że poprawia wydajność o 20 procent w porównaniu do obecnych Xeon SP i o 240 procent w stosunku do EPYC AMD, przy wyższym wzroście obciążeń wymagających dużego wykorzystania przepustowości. pamięć Nowe procesory będą zawierać serię nowych instrukcji AVX512 zaprojektowanych w celu poprawy wydajności działających sieci neuronowych.

Czcionka Techpowerup